home *** CD-ROM | disk | FTP | other *** search
/ Tech Arsenal 1 / Tech Arsenal (Arsenal Computer).ISO / tek-05 / src_1218.zip / SCC.H < prev    next >
C/C++ Source or Header  |  1991-02-10  |  6KB  |  153 lines
  1. #ifndef    _SCC_H
  2. #define    _SCC_H
  3.  
  4. /* Definitions for Z8530 SCC driver by PE1CHL
  5.  * Adapted for NOS 1/23/90
  6.  * Ken Mitchum KY3B
  7.  * km@speedy.cs.pitt.edu
  8.  * km@cadre.dsl.pitt.edu
  9.  */
  10. #ifndef    _MBUF_H
  11. #include "mbuf.h"
  12. #endif
  13.  
  14. #ifndef    _IFACE_H
  15. #include "iface.h"
  16. #endif
  17.  
  18. #define INLINE 1
  19.  
  20. typedef int16 ioaddr;        /* type definition for an 'io port address' */
  21. #define MAXSCC        4    /* maximal number of SCC chips supported */
  22. #define TPS        (1000/MSPTICK)    /* scctim() ticks per second  */
  23.  
  24. # if defined(INLINE)
  25. /* special delay construction only necessary when inline IN/OUT is used */
  26. #define D(v)        scc_delay(v)    /* delay for 5 PCLK cycles (or more) */
  27. #define RDREG(a)    (D(inportb(a)))        /* read any input port */
  28. #define WRREG(a,v)    {outportb(a,v); D(1);}    /* write any output port */
  29. #define RDSCC(c,r)    (outportb(c,r), D(1), D(inportb(c))) /* read SCC reg */
  30. #define WRSCC(c,r,v)    {outportb(c,r); D(1); outportb(c,v); D(1);} /* write SCC reg*/
  31. # else
  32. #define RDREG(a)    (inportb(a))        /* read any input port */
  33. #define WRREG(a,v)    {outportb(a,v);}    /* write any output port */
  34. #define RDSCC(c,r)    (outportb(c,r), inportb(c)) /* read SCC reg */
  35. #define WRSCC(c,r,v)    {outportb(c,r); outportb(c,v);} /* write SCC reg */
  36. # endif
  37.  
  38. #define HWEAGLE        0x01    /* hardware type for EAGLE card */
  39. #define HWPC100        0x02    /* hardware type for PC100 card */
  40. #define HWPRIMUS        0x04    /* hardware type for PRIMUS-PC (DG9BL) card */
  41. #define HWDRSI        0x08    /* hardware type for DRSI PC*Packet card */
  42.  
  43. #ifndef VOID
  44. #define VOID(x)        (x)    /* not necessary for most compilers */
  45. #endif
  46.  
  47. struct sccinfo {
  48.     int init;        /* SCC driver initialized? */
  49.     int nchips;        /* Number of SCC chips in system */
  50.     int maxchan;        /* Highest valid channel number */
  51.     ioaddr iobase;        /* Base address of first SCC */
  52.     int space;        /* Spacing between subsequent SCCs */
  53.     int off[2];        /* Offset to A and B channel control regs */
  54.     int doff;        /* Offset from control to data register */
  55.     int ivec;        /* System interrupt vector number */
  56.     long clk;        /* PCLK/RTxC frequency in Hz */
  57.     int pclk;        /* flag to use PCLK (instead of RTxC) */
  58.     int hwtype;        /* special hardware type indicator */
  59.     int hwparam;        /* special hardware parameter */
  60. };
  61. extern struct sccinfo sccinfo;
  62.  
  63. /* SCC channel control structure for AX.25 mode */
  64. struct scca {
  65.     unsigned int maxdefer;    /* Timer for CSMA defer time limit */
  66.  
  67.     unsigned int tstate;        /* Transmitter state */
  68. #define IDLE        0    /* Transmitter off, no data pending */
  69. #define DEFER        1    /* Receive Active - DEFER Transmit */
  70. #define KEYUP        2    /* Permission to keyup the transmitter */
  71. #define KEYWT        3    /* Transmitter switched on, waiting for CTS */
  72. #define ACTIVE        4    /* Transmitter on, sending data */
  73. #define FLUSH        5    /* CRC sent - attempt to start next frame */
  74. #define TAIL        6    /* End of transmission, send tail */
  75.  
  76.     unsigned char txdelay;    /* Transmit Delay 10 ms/cnt */
  77.     unsigned char persist;    /* Persistence (0-255) as a % */
  78.     unsigned char slottime;    /* Delay to wait on persistence hit */
  79.     unsigned char tailtime;    /* Delay after XMTR OFF */
  80.     unsigned char fulldup;    /* Full Duplex mode 0=CSMA 1=DUP 2=ALWAYS KEYED */
  81.     unsigned char waittime;    /* Waittime before any transmit attempt */
  82.     unsigned char maxkeyup;    /* Maximum time to transmit (seconds) */
  83.     unsigned char mintime;    /* Minimal offtime after MAXKEYUP timeout */
  84.     unsigned char idletime;    /* Maximum idle time in ALWAYS KEYED mode (seconds) */
  85. };
  86.  
  87. /* SCC channel structure. one is allocated for each attached SCC channel, */
  88. /* so 2 of these are allocated for each fully utilized SCC chip */
  89. struct sccchan {
  90.     /* interrupt handlers for 4 different IP's */
  91.     /* MUST BE first 4 elements of this structure, and MUST remain */
  92.     /* in the sequence Transmit-Status-Receive-Special */
  93.     void (*int_transmit)(); /* Transmit Buffer Empty interrupt handler */
  94.     void (*int_extstat)();    /* External/Status Change interrupt handler */
  95.     void (*int_receive)();    /* Receive Character Avail. interrupt handler */
  96.     void (*int_special)();    /* Special Receive Condition interrupt handler */
  97.  
  98.     /* don't insert anything before "ctrl" (see assembly interrupt handler) */
  99.     ioaddr ctrl;        /* I/O address of CONTROL register */
  100.     ioaddr data;        /* I/O address of DATA register for this channel */
  101.  
  102.     unsigned char wreg[16]; /* Copy of last written value in WRx */
  103.     unsigned char status;    /* Copy of R0 at last external interrupt */
  104.     unsigned char txchar;    /* Char to transmit on next TX interrupt */
  105.  
  106.     struct fifo fifo;
  107.     struct scca a;    /* control structure for AX.25 use */
  108.     
  109.     struct mbuf *rbp;    /* Head of mbuf chain being filled */
  110.     struct mbuf *rbp1;    /* Pointer to mbuf currently being written */
  111.     struct mbuf *sndq;    /* Encapsulated packets awaiting transmission */
  112.     struct mbuf *tbp;    /* Transmit mbuf being sent */
  113.  
  114.     struct iface *iface; /* associated interface structure */
  115.  
  116.     int bufsiz;
  117.  
  118.     unsigned int timercount;/* 10ms timer for AX.25 use */
  119.     int group;        /* group ID for AX.25 TX interlocking */
  120. #define NOGROUP        0    /* not member of any group */
  121. #define RXGROUP        0x100    /* if set, only tx when all channels clear */
  122. #define TXGROUP        0x200    /* if set, don't transmit simultaneously */
  123.  
  124.     long speed;        /* Line speed, bps */
  125.     char extclock;        /* External clock source on RTxC/TRxC */
  126.     char fulldup;        /* External divider for fulldup available */
  127.     char tx_inhibit;    /* Transmit is not allowed when set */
  128.     char dum;        /* filler (keep addr even for speed) */
  129.  
  130.     /* statistic information on this channel */
  131.     long rxints;        /* Receiver interrupts */
  132.     long txints;        /* Transmitter interrupts */
  133.     long exints;        /* External/status interrupts */
  134.     long spints;        /* Special receiver interrupts */
  135.  
  136.     long enqueued;        /* Packets actually forwarded */
  137.     long rxframes;        /* Number of Frames Actally Received */
  138.     long rxerrs;        /* CRC Errors or KISS errors */
  139.     unsigned int nospace;    /* "Out of buffers" */
  140.     unsigned int rovers;    /* Receiver Overruns */
  141. };
  142. extern struct sccchan *sccchan[];
  143. #define NULLCHAN    (struct sccchan *)0
  144.  
  145. /* Z8530 SCC Register access macros */
  146.  
  147. #define rd(scc,reg)    RDSCC((scc)->ctrl,(reg))
  148. #define wr(scc,reg,val) WRSCC((scc)->ctrl,(reg),((scc)->wreg[reg] = val))
  149. #define or(scc,reg,val) WRSCC((scc)->ctrl,(reg),((scc)->wreg[reg] |= val))
  150. #define cl(scc,reg,val) WRSCC((scc)->ctrl,(reg),((scc)->wreg[reg] &= ~(val)))
  151.  
  152. #endif    /* _SCC_H */
  153.